其時(shí)在pcb設(shè)計(jì)過程中，經(jīng)常會(huì)遇到挑選板材的。目前，有哪些比較棘手的問題需要解決呢？只有解決了這方面的問題，很多疑難才能夠得到解決。下文中，東莞市博遠(yuǎn)電子有限公司就著手針對(duì)這方面的有關(guān)問題來概括一下，但愿會(huì)給大家提供一些幫助。

　　在pcb設(shè)計(jì)的過程中，一定要十分清楚的知曉如何避免高頻干擾？其時(shí)，最好的方法莫過于盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_。可用拉大高速信號(hào)和模擬信號(hào)之間的距離。或者是加在模擬信號(hào)的旁邊等等，不過除此之外還應(yīng)當(dāng)特別關(guān)注一下數(shù)字信號(hào)對(duì)模擬信號(hào)千萬的噪聲干擾等等。

　　當(dāng)然，pcb設(shè)計(jì)如果是高速設(shè)計(jì)時(shí)，情況就又是不一樣的，這里需要關(guān)注的問題則是如何解決信號(hào)完整性的問題。其時(shí)，信號(hào)完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗，走線的特性阻抗，負(fù)載端的特性，走線的拓樸架構(gòu)等。解決的方式是靠端接與調(diào)整走線的拓樸。

　　除了高速的，還有差分的布線方式，這種方式是如何實(shí)現(xiàn)的？這樣的類似性的問題也是比較受人關(guān)注的。東莞市博遠(yuǎn)電子有限公司指出來差分對(duì)的布線有兩點(diǎn)要注意，一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線的間距（此間距由差分阻抗決定）要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層，一為兩條線走在上下相鄰兩層。一般以前者實(shí)現(xiàn)的方式較多。

　　當(dāng)然還有一些理論性的沖突方面的問題要把關(guān)起來，至少要學(xué)會(huì)處理這方面的實(shí)際性的沖突才可以。基本上在pcb設(shè)計(jì)過程中，將模擬信號(hào)和數(shù)字信號(hào)分割隔離開來才是正確的，不過也需要特別注意一下盡可能的不要跨過有分割的地方，不要讓電源和信號(hào)的回流電流路徑變太大才可以。晶振是模擬的正反饋振蕩電路，要有穩(wěn)定的振蕩信號(hào)，必須滿足loopgain與phase的規(guī)范，而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾，即使加groundguardtraces可能也無法完全隔離干擾。而且離的太遠(yuǎn)，地平面上的噪聲也會(huì)影響正反饋振蕩電路。所以，一定要將晶振和芯片的距離進(jìn)可能靠近。

　　不過，東莞市博遠(yuǎn)電子有限公司的負(fù)責(zé)人指出來，在pcb設(shè)計(jì)途中需要合理的評(píng)估一下測(cè)試點(diǎn)，判斷它是否會(huì)對(duì)高速信號(hào)有影響也是極為重要的一個(gè)方面。會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定。基本上外加的測(cè)試點(diǎn)（不用在線既有的穿孔當(dāng)測(cè)試點(diǎn)）可能加在在線或是從在線拉一小段線出來。前者相當(dāng)于是加上一個(gè)很小的電容在在線，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率有關(guān)。